1. cache 的主要作用是什么？（20 分）

2. ARM 处理器有哪几个异常？请按优先级从高到低的顺序将它们列出？（20

分）

3.寄存器 R0 、R1 和 R2 中有三个正整数，求出其中最小的数，并将其保存在

R3 中。（30 分）

4.根据 ARM 芯片中定时器结构，试设计一个周期为 100 毫秒的方波发生器。

（假设该系统的外围设备时钟频率 Fpclk = 10MHz）（30 分）

1.

cache 的主要作用是什么？（20 分）

答：

Cache（缓存）是计算机系统中用于提高数据访问速度的高速存储器。其主要作用包

括：

提高数据访问速度：Cache 位于处理器和主存储器之间，存储频繁访问的数据和指令。

由于 Cache 的访问速度远高于主存储器，因此可以显著减少数据访问的延迟。

减少主存储器的访问次数：通过在 Cache 中存储频繁访问的数据，减少对主存储器

的访问次数，从而降低主存储器的负载和能耗。

提高系统性能：通过减少数据访问的延迟和主存储器的访问次数，Cache 可以显著提

高系统的整体性能，特别是在需要频繁访问数据的应用中。

降低功耗：减少对主存储器的访问次数，可以降低系统的功耗，特别是在移动设备和

嵌入式系统中，功耗是一个重要的考量因素。

缓解内存带宽瓶颈：在多核处理器系统中，Cache 可以缓解内存带宽瓶颈，提高多核

处理器的并行处理能力。

2.

ARM 处理器有哪几个异常？请按优先级从高到低的顺序将它们列出？（20 分）

答：

ARM 处理器的异常（Exception）是指处理器在执行指令时遇到的特殊情况，需

要处理器中断当前执行的指令流，转而处理异常情况。ARM 处理器的异常按优先

级从高到低的顺序列出如下：

复位（Reset）：最高优先级的异常，处理器在上电或复位时触发。

非掩码中断（NMI，Non-Maskable Interrupt）：高优先级的中断，不能被屏

蔽。

硬件中断（Hardware Interrupts）：包括多个中断源，如定时器中断、外部中

断等。

快速中断（FIQ，Fast Interrupt Request）：高优先级的中断，通常用于需要快

速响应的中断。

普通中断（IRQ，Interrupt Request）：普通优先级的中断，用于处理一般的中

断事件。

软件中断（Software Interrupt，SWI）：由软件触发的中断，通常用于系统调

用。

预取中止（Prefetch Abort）：在指令预取阶段发生的异常，如指令地 址无效 或

访问 权限 不 足 。

数据中止（ D ata Abort）：在数据访问阶段发生的异常，如数据地 址无效 或访问

权限 不 足 。

未 定 义 指令（ U ndefined Instruction）：处理器执行 了未 定 义 的指令。